Интернет-журнал 'Домашняя лаборатория', 2007 №8 - Журнал «Домашняя лаборатория»

памяти (memory read, RD) остается активным (низкий логический уровень) в течение времени tRР. Этот сигнал используется для перевода в активное состояние параллельного выхода данных периферийного устройства (шаг N 7). Сигнал  обычно подключается к соответствующему выводу периферийного устройства, называемому сигналом разрешения выхода или чтения (output enable или read). Восходящий (задний) фронт сигнала RD используется для ввода данных с шины в DSP-процессор (шаг N 8). После появления восходящего (заднего) фронта сигнала  данные на шине должны удерживаться периферийным устройством в течение времени tRDH, называемого временем удержания данных. Для большинства процессоров семейства ADSP-21XX это время равно нулю.

Основные требования к временным параметрам периферийного устройства показаны на рис. 8.3. Все значения даны для процессора ADSP-2189M, работающего на тактовой частоте 75 МГц.

ОСНОВНЫЕ ТРЕБОВАНИЯ ПРИ ЧТЕНИИ ИЗ ПЕРИФЕРИЙНОГО УСТРОЙСТВА (ПУ) ЧЕРЕЗ ПАРАЛЛЕЛЬНЫЙ ИНТЕРФЕЙС

• Шина данных периферийного устройства должна поддерживать высокоимпедансное Z-состояние

• Время декодирования адреса и время включения периферийного устройства не должно превышать время tASR установки процессором адреса и сигнала выбора памяти (0.325 нc минимум для процессора ADSP-2189M)

• Для того, чтобы осуществить доступ без режима ожидания, время от спадающего (переднего) фронта сигнала чтения 

до момента достоверного установления данных не должно превышать tRDD (составляет 1.65 нc для процессора ADSP-2189М при работе на частоте 75 МГц), иначе необходимо программно обеспечить режим ожидания или снизить частоту работы процессора

• На выходе АЦП должны поддерживаться достоверные данные в течение времени tRDH после восходящего (заднего) фронта сигнала чтения 

(время tRDH равно нулю для процессора ADSP-2189M)

• Периферийное устройство должно работать при как можно меньшей длительности строба tRP (3.65 нc для процессора ADSP-2189M при работе на частоте 75 МГц), иначе необходимо программно обеспечить режим ожидания или снизить частоту работы процессора

Рис. 8.3

Параметр tRDD определяет время, требуемое для доступа к данным периферийного устройства. В случае процессора ADSP-2189M минимальная длительность tRDD составляет минимум 1.65 нс на частоте 75 МГц. Если требуемое время доступа к периферийному устройству больше, необходимо использовать циклы ожидания или уменьшить тактовую частоту процессора. Это довольно обычная ситуация при подключении внешней памяти или АЦП к быстрым DSP-процессорам. Соотношения между этими временными параметрами для ADSP-2189M показаны в виде уравнений на рис. 8.4. Обратите внимание, что данные характеристики зависят от тактовой частоты процессора DSP.

ВРЕМЕННЫЕ ХАРАКТЕРИСТИКИ ПРОЦЕССА ПАРАЛЛЕЛЬНОГО ЧТЕНИЯ ДЛЯ ПРОЦЕССОРА ADSP-2189M ПРИ РАБОТЕ НА ЧАСТОТЕ 75 МГЦ

tCK = период тактового сигнала процессора (13.3 нc)

tASR = время установки процессором адреса и сигнала выбора памяти до спадающего (переднего) фронта сигнала чтения = 0.25∙tCK — 3 нc (минимум)

tRDD = время от спадающего (переднего) фронта сигнала чтения до момента достоверной установки данных = 0.5∙tCK — 5 нc + (число циклов ожидания) * tCK (максимум)

tRDH = время удержания данных после восходящего (заднего) фронта сигнала чтения = 0 нc (минимум)

tRP = длительность импульса сигнала чтения = 0.5∙tcK — 3 нc + (число циклов ожидания) * tCK (минимум)

Рис. 8.4

Процессор ADSP-2189M способен эффективно взаимодействовать с медленными периферийными устройствами при помощи имеющихся средств программирования длительности состояния ожидания. Имеется три специальных регистра для управления процессом ожидания: для памяти начальной загрузки, для памяти программ и для памяти данных и пространства ввода-вывода. Программист может задать от 0 до 15 тактов ожидания для каждого параллельного интерфейса памяти. Каждый такт ожидания увеличивает время доступа к внешней памяти на величину, равную по длительности одному такту генератора тактовых импульсов процессора (13.3 нc для процессора ADSP-2189М, работающего на тактовой частоте 75 МГц). В рассматриваемом примере сигналы адрес памяти данных, 

и  удерживаются неизменными в течение дополнительного времени, определяемого продолжительностью тактов ожидания.

Микросхемы AD7854/AD7854L — это 12-разрядные АЦП, работающие с частотой отсчетов 100 или 200 кГц, которые имеют параллельный интерфейс. Эти АЦП работают от однополярного источника питания с напряжением от +3 В до +5.5 В и потребляют порядка 5.5 мВт (AD7854L при питании +3 В). Автоматическое переключение микросхемы в энергосберегающий режим после выполнения преобразования снижает потребляемую мощность до 650 мкВт.

Функциональная схема AD7854/AD7854L показана на рис. 8.5.

ИС AD7854/AD7854L реализует технологию преобразования методом последовательного приближения с применением ЦАП с перераспределением зарядов (ЦАП на переключаемых конденсаторах). Наличие режима калибровки позволяет избавиться от погрешности смещения и погрешности коэффициента усиления. Ключевые временные характеристики параллельного интерфейса между AD7854/AD7854L и ADSP-2189M показаны на рис. 8.6. Характеристики процессора ADSP-2189M приведены для тактовой частоты равной 75 МГц.

Исследование временных соотношений, приведенных на рис 8.6, показывает, что для синхронизации работы двух устройств необходимо введение пяти тактов ожидания для процессора ADSP-2189M. Это увеличивает tRDD до 68.15 нс, что превышает минимальное время доступа к АЦП AD7854/AD7854L (t7 = 50 нс минимум). Длительность импульса чтения — tRР по той же причине увеличивается до 70.15 нc, что позволяет удовлетворить требование к длительности строба чтения (t7 = 70 нc минимум). Если периферийное устройство, включенное в адресное пространство памяти, не обладает чрезвычайно малым временем доступа, то использование режима ожидания совершенно необходимо для организации интерфейса с этим устройством, будь то АЦП, ЦАП или внешняя память.

Упрощенная схема интерфейса между двумя устройствами (АЦП и DSP) показана на рис. 8.7.

В качестве сигнала окончания преобразования от AD7854/AD7854L используется сигнал BUSY. Нужно заметить, что показанная конфигурация позволяет DSP-процессору записывать данные в регистр управления параллельным интерфейсом AD7854/AD7854L. Это необходимо для установки различных опций в AD7854/AD7854L и выполнения процесса калибровки. Однако в обычном режиме чтение данных из AD7854/AD7854L осуществляется в соответствии с приведенным выше описанием. Запись в периферийные устройства, включенные в адресное пространство памяти, рассматривается в последующих разделах этой главы.

Параллельные интерфейсы между другими DSP-процессорами и внешними периферийными устройствами могут быть построены подобным способом, однако всякий раз необходимо тщательно изучить временные параметры всех соответствующих сигналов для каждого устройства. Техническая документация большинства АЦП содержит достаточную информацию для организации интерфейса с DSP-процессорами.

ОРГАНИЗАЦИЯ ПАРАЛЛЕЛЬНОГО ИНТЕРФЕЙСА С DSP-ПРОЦЕССОРАМИ: ЗАПИСЬ ДАННЫХ В ЦАП, ПОДКЛЮЧЕННЫЙ С ОТОБРАЖЕНИЕМ В