Интернет-журнал 'Домашняя лаборатория', 2007 №8 - Журнал «Домашняя лаборатория»

поддерживается набором средств для моделирования, генерации кода и средств отладки, куда входят:

♦ Интегрированная среда разработки VisualDSP

∙ Симулятор, ассемблер, загрузчик, отладчик и компилятор.

∙ Библиотеки для ЦОС и математические библиотеки

♦ Эмуляторы: все представленные JTAG-эмуляторы, поддерживающие процессоры семейства TigerSHARC

♦ EZ-KIT Lite

• В последующих версиях VisualDSP будут продолжено расширение функциональных возможностей отладочных средств.

Рис. 7.62

ТЕСТОВАЯ ВЕРСИЯ VisualDSP

• Данная версия (test drive) представляет собой действующий в течение 30 дней полнофункциональный вариант VisualDSP, в который не входит только программа обучения (tutorial). Новая тестовая версия представляет собой полную версию VisualDSP, в нее входит руководство по VisualDSP в виде файлов pdf.

• Заказчику предоставляется компакт-диск с версией test drive. Затем необходимо обратиться на сайт Analog Devices Inc. по адресу www.analog.com/industry/dsp/tools/test_drive.html и зарегистрировать test drive на сайте. После окончания регистрации заказчик получает серийный номер, который позволяет использовать пакет test drive. Пакет будет работать в течение 30 дней после инсталляции, после чего отключится и зарегистрировать test drive повторно станет невозможно.

• Пакет VisualDSP для процессора SHARC доступен в настоящее время, part # VDSP-SHARC-PC-TEST.

• Пакет VisualDSP для TigerSHARC можно получить, начиная с лета 2000 г.

• Пакет VisualDSP для ADSP-218x/219x можно получить, начиная с сентября 2000 г.

Рис. 7.63

ADI DSP COLLABORATIVE — ЧТО ЭТО ТАКОЕ?

• Более 80 компаний, которые поставляют широкий спектр продуктов и услуг для того, чтобы сделать процесс разработки быстрым и эффективным

• Процессоры различной архитектуры

♦ Более 30 компаний занимаются поддержкой 16-разрядной архитектуры семейства ADSP-21xx

♦ Более 50 компаний занимаются поддержкой архитектуры семейства SHARC®

• Имеется более 400 продуктов следующих категорий:

♦ Алгоритмы

♦ Операционные системы реального времени

♦ Отладчики

♦ Поддержка DSP в программе MATLAB®

♦ Эмуляторы

♦ Аппаратные отладочные платы

♦ Графические программы S/W

♦ Консультационное обслуживание

• Области применения:

♦ Аудио

♦ Цифровое радио

♦ Тестирование и контроль в промышленности

♦ Медицинские приборы

♦ Военные/Авиа/Космические

♦ Управление двигателями и механизмами

♦ Радиолокация/Эхолокация

♦ Телекоммуникация

♦ Обработка видеоизображения и звуковых сигналов

http://www.analog.com/industry/dsp/3rdparty/index.html

Рис. 7.64

Глава 8

Организация интерфейса с DSP-процессорами

Уолт Кестер, Дан Кинг

Введение

В связи с быстрым развитием технологии смешанной аналогово-цифровой обработки сигналов устройства на базе DSP с высокой степенью интеграции, появляющиеся на рынке в настоящее время (например ADSP-21ESP202), имеют помимо DSP-ядра интегрированные АЦП/ЦАП, что снимает проблему организации интерфейса между отдельными компонентами. Дискретные АЦП и ЦАП теперь оснащаются интерфейсами, специально предназначенными для связи с DSP, и тем самым минимизируют или устраняют необходимость внешней поддержки интерфейса или применения интерфейсной логики. Высокопроизводительные сигма-дельта-АЦП и ЦАП в настоящее время выпускаются в одном корпусе (такое комбинированные решение называется КОДЕК или КОдер/ДЕКодер), например, AD73311 и AD73322. Данные устройства также разработаны с учетом минимальных требований к интерфейсной логике при работе с наиболее распространенными DSP-процессорами. В настоящей главе рассматриваются проблемы, связанные с передачей и синхронизацией данных при организации различных интерфейсов.

ОРГАНИЗАЦИЯ ПАРАЛЛЕЛЬНОГО ИНТЕРФЕЙСА с DSP-ПРОЦЕССОРАМИ: ЧТЕНИЕ ДАННЫХ ИЗ АЦП, ПОДКЛЮЧЕННОГО С ОТОБРАЖЕНИЕМ В АДРЕСНОЕ ПРОСТРАНСТВО ПАМЯТИ

Подключение АЦП или ЦАП через быстрый параллельный интерфейс к DSP-процессору требует понимания специфики процессов чтения данных DSP-процессором из периферийных устройств (АЦП), а также записи данных процессором в периферийные устройства (ЦАП) при подключении данных устройств в адресное пространство памяти. Вначале мы рассмотрим некоторые основные требования к временным параметрам сигналов, используемых для чтения и записи данных. Необходимо отметить, что принципы, представленные здесь на примере доступа к АЦП и ЦАП, применимы также при чтении и записи в/из внешней памяти.

Блок-схема типичного параллельного интерфейса DSP-процессора с внешним АЦП показана на рис 8.1. Эта диаграмма сильно упрощена и показывает только сигналы, используемые для чтения данных из внешнего устройства, подключенного в адресное пространство памяти.

Временная диаграмма цикла чтения для процессоров семейства ADSP-21XX показана на рис. 8.2.

В этом примере подразумевается, что АЦП производит выборку с постоянной частотой, которая задается внешним тактовым генератором, асинхронно по отношению к внутренней тактовой синхронизации DSP-процессора. Использование отдельного задающего генератора для АЦП является предпочтительным, поскольку сигнал внутреннего генератора DSP-процессора может иметь высокий уровень помех и фазовый шум (jitter), который в процессе аналого-цифрового преобразования приведет к увеличению уровня шумов АЦП.

Тактовый импульс задающего генератора на входе "старт преобразования" (convert start) АЦП инициирует процесс преобразования входных данных (шаг N 1). По переднему фронту этого импульса внутренняя схема выборки-хранения АЦП переключается из режима выборки в режим хранения и таким образом начинается процесс преобразования. После выполнения преобразования на выходе АЦП выставляется строб преобразование выполнено (шаг N 2). Когда этот сигнал поступает на вход запроса прерывания DSP-процессора (

), начинается процесс чтения данных из АЦП. Далее процессор выставляет на шине адрес периферийного устройства, инициировавшего запрос на прерывание (шаг N 3). В то же самое время процессор переводит в активное состояние сигнал доступа к памяти ( ) (шаг N 4). Две внутренние шины адреса в процессоре ADSP-21XX (шина адреса памяти программ и шина адреса памяти данных) совместно используют внешнюю шину адреса, а две внутренние шины данных (шина данных памяти программ и шина данных памяти данных) совместно используют одну внешнюю шину данных. Сигналы выбора памяти начальной загрузки ( ), выбора памяти данных ( ), выбора памяти программ ( ) и выбора памяти устройств ввода-вывода ( ) указывают, для какой памяти в данный момент используются внешние шины. Эти сигналы обычно используются для разрешения внешней дешифрации адреса, как показано на рис. 8.1. Выходной сигнал дешифратора адреса подается на вход chip select выбора периферийного устройства (шаг N 5).

Сигнал чтения памяти (memory read,

) выставляется через промежуток времени tASR после активации сигнала  (шаг N 6). Чтобы полностью использовать преимущество высокой скорости DSP-процессора, сумма времени задержки дешифрации адреса и времени включения периферийного устройства после подачи сигнала выбора (chip select) не должна превышать время tASR. Сигнал чтения