Интернет-журнал 'Домашняя лаборатория', 2007 №8 - Журнал «Домашняя лаборатория»

Обратите внимание, что выходной драйвер состоит из МОП-транзистора с каналом р-типа (PMOS) и МОП-транзистора с каналом n-тииа (NMOS). Когда на выходе высокий логический уровень, транзистор PMOS подключает выход каскада к шине питания +VDD через своё небольшое внутреннее сопротивление (Ron), транзистор NMOS в это время выключен. Когда на выходе низкий логический уровень, транзистор NMOS подключает выход к земле через своё внутреннее сопротивление, а транзистор PMOS в это время выключен. Сопротивление Ron выхода имеет величину от 5 до 50 Ом в зависимости от размеров транзисторов; эти размеры также определяют величину допустимого выходного тока.

Типичная логическая ИС обладает отдельными цепями питания и земли для выходного драйвера и для остальной части схемы (включая пре-драйвер). Это делается для того, чтобы обеспечить "чистое" напряжение питания, и таким образом уменьшить влияние шума и помех по шине земли на входные и выходные сигналы. Это особенно важно, т. к. обеспечиваемая конструктивно дополнительная устойчивость и совместимость микросхем негативно влияет на характеристики драйверов входа/выхода, особенно при низких напряжениях питания.

На рис. 10.3 также изображены диаграммы-"столбики", на которых показаны минимальные и максимальные требуемые уровни входного и выходного напряжения, достоверно обеспечивающие высокий или низкий логические уровни. Имейте в виду, что для ИС, выполненных по технологии КМОП, реальные уровни сигналов на выходе определяются током нагрузки и внутренним сопротивлением RON выходных транзисторов. Для небольшой нагрузки уровень выходного логического сигнала очень близок к 0 В или +VDD. С другой стороны, логические пороги на входе определяются входной схемой ИС.

На диаграмме-"столбике", соответствующем входу, имеется три части. Нижняя часть показывает диапазон входного сигнала, который воспринимается как низкий логический уровень. В случае с TTЛ-логикой с напряжением питания 5 В, этот диапазон будет соответствовать значению напряжения от 0 В до 0.8 В. Средняя часть показывает диапазон входного напряжения, в котором уровень сигнала не воспринимается гарантированно как низкий или высокий. Верхняя часть соответствует входному сигналу, который воспринимается как высокий логический уровень. В случае 5-вольтовой TTЛ-логики, этот сигнал будет иметь напряжение от 2 до 5 В.

Аналогичным образом, на "столбике", соответствующем выходу, имеется три части. Нижняя часть показывает возможное напряжение низкого логического уровня на выходе. Для микросхем ТТЛ с напряжением питания 5 В это напряжение составляет от 0 В до 0.4 В. Средняя часть диаграммы показывает некорректный уровень выходного напряжения — устройство не должно выдавать сигнал такого уровня, за исключением момента перехода с одного логического уровня на другой. Верхняя часть "столбика" показывает допустимый диапазон напряжения для высокого логического уровня на выходе. Для 5-вольтовой ТТЛ-логики это напряжение находится между значениями 2.4 В и 5 В. Диаграммы не отражают 10 % выбросы или провалы, которые также допустимы на входах в соответствии со стандартом.

Сводка существующих логических стандартов с использованием подобных диаграмм показана на рис. 10.4.

Обратите внимание, что входные пороги обычной КМОП-логики (например, серии 4000), определяются как 0.3∙VDD и 0.7∙VDD. Однако большинство изготовленных по технологии КМОП логических микросхем, которые используются сегодня, совместимы по логическим порогам с микросхемами ТТЛ и LVTTL; эти пороги также доминируют среди стандартов для цифровых сигнальных процессоров, работающих при напряжении питания 3.3 В и 5 В. Обратите внимание, что для 5 В ТТЛ-логики и 3.3 В LVTTL-логики пороги входного и выходного напряжения одинаковы. Разница только в верхней границе допустимого диапазона для сигнала высокого уровня.

Международное бюро стандартов JEDEC ввело стандарт для ИС, работающих при напряжении питания 2.5 В (JEDEC стандарт 8–5), который, скорее всего, будет представлять собой минимум требований для работы с Vdd = 2.5 В (Приложение 3). Однако на сегодняшний день (2000 г.) отсутствует доминирующий стандарт для ИС на 2.5 В, т. к. немного производителей выпускает микросхемы, работающие при этом напряжении питания. Существует стандарт на 2.5 В, предложенный консорциумом производителей ИС под названием Альянс Низковольтной Логики (Low Voltage Logic Alliance). Спецификация стандарта описывает характеристики ИС, работающих при напряжении от 1.8 В до 3.6 В. Стандарт для работы в данном диапазоне напряжения питания весьма полезен, т. к. он обеспечивает совместимость сегодняшних разработок с будущими. Например, микросхема 74VCX164245, представляющая собой шинный преобразователь/приемопередатчик производства Fairchild Semiconductor, спроектирована для работы при любом напряжении в пределах 1.8–3.6 В и имеет различные входные и выходные характеристики, зависящие от напряжения питания VDD. Этот стандарт, называемый VCX, был разработан фирмами Motorola, Toshiba и Fairchild Semiconductor. В нем описаны прежде всего шинные приемопередатчики, преобразователи, буферы FIFO и другие микросхемы сопряжения. Кроме того, существует широкий диапазон других низковольтных стандартов, таких как GTL (Gunning Transceiver Logic), BTL (Backplane Transceiver Logic) и PECL (PceudoECL Logic). Однако большинство из этих стандартов созданы для применения в специализированных областях, а не в полупроводниковых системах общего назначения.

Устройства VCX могут работать в очень широком диапазоне напряжений питания (1.8–3.6 В). Характеристики входов и выходов в данном стандарте зависят от напряжения питания VDD и от нагрузки на каждом выходе. На рис. 10.4 показана диаграмма для входов и выходов устройства VCX, работающего при напряжении питания 2.5 В. Выходные напряжения устройства, приведенные на диаграмме, всегда соответствуют определенному току. При возрастании требований по току выходное напряжение высокого уровня уменьшается, тогда как выходное напряжение низкого уровня возрастает. За более подробной информацией по характеристикам ИС обращайтесь к спецификациям технических характеристик.

С помощью приведенной диаграммы можно проиллюстрировать некоторые возможные проблемы, возникающие при соединении двух ИС, работающих в различных стандартах. Например, соединение 5-вольтовой микросхемы КМОП с микросхемой LVTTL, работающей при напряжении VDD = 3.3 В. Высокий логический уровень на выходе 5-вольтовой КМОП слишком высок (>3.3 В), чтобы подавать этот сигнал на вход ИС LVTTL. Это может привести к необратимому повреждению микросхемы LVTTL. Возможна другая проблема: пусть микросхема типа JEDEC с напряжением питания 2.5 В управляет устройством КМОП с VDD = 5 В. Высокий логический уровень на выходе 2.5-вольтового устройства недостаточно высок для того, чтобы восприниматься как "высокий" входом микросхемы КМОП с напряжением питания 5 В (VIH MIN = 3.5 В). Эти примеры показывают два возможных типа несовместимости логических семейств: либо устройство управляется слишком высоким напряжением, либо устройство не обеспечивает достаточно высокое напряжение, которое достоверно распознавалось бы принимающей ИС как сигнал высокого логического уровня. Эти проблемы совместимости подводят нас к двум понятиям: устойчивость к повышенному напряжению и совместимость по напряжению.

УСТОЙЧИВОСТЬ К ПОВЫШЕННОМУ НАПРЯЖЕНИЮ И СОВМЕСТИМОСТЬ ПО НАПРЯЖЕНИЮ

Устройство, устойчивое к повышенному напряжению, может выдержать на входе